集成電路是由不可分離的組件組成的電路，這些組件以防止IC因建筑或商業(yè)目的而分離的方式電耦合在一起。這種電路可以使用多種技術來構建。單片集成電路現在被稱為ic。

　1、集成電路設計技術。

　需要快速設計大型、復雜的處理器，以利用摩爾定律賦予的大量晶體管。復雜性是讓巨大的芯片正常運行的障礙；許多好的芯片創(chuàng)意被埋沒在細節(jié)的海洋中，在芯片工作之前必須解決這些細節(jié)。集成電路設計具有挑戰(zhàn)性，因為工程師必須平衡各種問題：

　2、不同程度的抽象

　提煉IC的想法需要很多層的細節(jié)。設計師必須從芯片的功能規(guī)范開始，將功能擴展為架構，然后將架構擴展為邏輯設計，最后將邏輯設計擴展為版圖。

　3、多重且相互沖突的成本

　設計師不僅必須通過多個細節(jié)層次勾勒出設計草圖，還必須考慮成本不是貨幣費用，而是評估設計質量的標準。芯片的運行速度是一項關鍵成本。在執(zhí)行相同任務（例如乘法）時，兩種架構可以以截然不同的速率工作。將看到芯片面積是另一個關鍵的設計成本，因為根本無法制造大于1平方厘米的芯片，而制造芯片的成本與其面積成指數關系。此外，如果必須滿足多個成本標準（例如面積和速度要求），許多設計選擇將以犧牲另一個為代價來改進一個成本統(tǒng)計數據。平衡對立限制的做法推動了設計。

　4、設計時間短

　設計師將有時間考慮設計選擇如何影響完美世界中的最終產品。然而，生活的世界并不完美。如果芯片發(fā)布得太晚，它們的銷售額可能會因為競爭對手竊取市場份額而變得微不足道或根本不存在。因此，設計人員面臨盡快制造芯片的壓力。要將概念開發(fā)成功能性ASIC，在特定應用IC設計的情況下可能只有幾周的時間。設計抽象和分層設計是設計師為消除無關細節(jié)而創(chuàng)建的兩種策略。設計人員還廣泛使用計算機輔助設計技術來評估和綜合設計。

　5、分層設計

　成分

　芯片設計人員可以通過將芯片分解為組件層次結構來分而治之。如下圖所示，一個零件包括一個主體和幾個引腳；全加器包含引腳a、b、cin、cout和sum。如果以這個全加器為規(guī)范，可以創(chuàng)建許多這種類型的實例。重復經常使用的部分通常很有幫助，例如，當從n個全加器創(chuàng)建一個n位加法器時。

　6、設計抽象

　建模級別

　設計抽象對于硬件系統(tǒng)的開發(fā)至關重要。為監(jiān)督設計過程并確保實現速度和功耗等關鍵設計目標，硬件設計人員采用了多種設計抽象層。邏輯門是設計抽象的最基本圖示。用于構造門的非線性電路被簡化為邏輯門，它只接受二進制布爾值。當用邏輯門表示時，一些設計工作（例如準確的延遲計算）變得困難或不可能。其他設計活動，如邏輯優(yōu)化，太費力而無法在電路上進行。選擇最適合設計任務的設計抽象。

　更高的抽象也可用于使用更精確的模型來改進初始決策。例如，經常使用直接的延遲計算來優(yōu)化邏輯，然后再使用精確的電路數據改進邏輯設計。層次結構和設計抽象是不一樣的。例如，由布爾邏輯函數構成的架構使用與設計層次結構中使用的組件具有相同抽象程度的組件。訂單的每個級別都通過引入更多組件來增加復雜性。由于它被重鑄為較低的抽象級別，因此組件的數量可能不會改變；這些組件的更復雜行為增加了復雜性。

　7、自上而下和自下而上的設計

　設計總是需要從最不抽象的描述開始，從抽象層次的頂部開始下降。向抽象中添加有用的信息必須是設計過程的第一步。然而，自上而下的設計選擇是在對每個抽象級別可用的備選方案知之甚少的情況下做出的。希望選擇最能滿足的速度、面積和功率需求的候選者。

　在進行早期設計之前，無法準確估算此類費用。自下而上的分析和設計將成本信息傳播到更高的抽象層次；例如，可能會使用來自電路設計的更精確的延遲信息來重新設計邏輯。在完成實施之前，經驗將幫助估算費用，但大多數設計都需要自上而下的設計循環(huán)，然后是自下而上的重新設計。